

国防科技大学 2020—2021 学年春季学期

《数字电路与逻辑设计》（军）考试试卷（A）卷参考答案

考试形式： 闭卷 考试时间： 120 分钟 满分： 100 分。

题 号	一	二	三	四	五	六	七	总 分
得 分								
评阅人								

- 注意：1、所有答题都须写在此试卷纸密封线右边，写在其它纸上一律无效。
2、密封线左边请勿答题，密封线外不得有姓名及相关标记。

得分

一、 判断题（共 10 小题，每题 1 分，共 10 分）

- 1、已知 $AB + \bar{A}C + BC = AB + \bar{A}C$ 成立，则 $(A+B)(\bar{A}+C)(B+C) = (A+B)(\bar{A}+C)$ 必成立的判断依据为对偶定律。 (√)
- 2、当决定事件发生的所有条件中任一个条件成立时，这件事件就会发生，这种因果关系称为“与”运算。 (×)
- 3、一个逻辑函数全部最大项之积恒等于 1。 (×)
- 4、BCD 码是一种二—十进制码，且均为有权码。 (×)
- 5、TTL、CMOS 门中未使用的输入端均可悬空。 (×)
- 6、主从 RS 触发器的特性方程为 $Q^{n+1} = \bar{S} + RQ^n$ 。 (×)
- 7、施密特触发器电路具有两个稳态，而多谐振荡器电路没有稳态。 (√)
- 8、由 3 级触发器设计的计数器模值最大为 8。 (√)
- 9、静态随机存储器的基本特点是可随时快速读写，断电后数据易丢失，因而工作时必须不断刷新。 (×)
- 10、D/A 转换器的分辨率与数字量的位数密切相关。 (√)

得分

二、填空题（共 5 小题，每空 1 分，共 15 分）

1、已知 $F = \overline{\overline{A}BC} + \overline{CD}(AC + BD)$ ，则其对偶式 $F^* = \underline{A + \overline{B} + C}$ ；其反函数 $\overline{F} = \underline{\overline{A} + B + \overline{C}}$ (均化成最简“与-或”式)。

2、按照逻辑功能的不同，触发器可以分成 RS、D、JK、T 和 T' 等类型。在 CP 为有效电平期间，因输入信号变化引起触发器状态变化多于一次的现象称为触发器的空翻，该现象一般发生在同步类型的触发器中。

3、由 5 个完全一样的反相器首尾相连接成环形振荡器电路，现测得输出信号的重复频率为 10MHz，则每个反相器的平均传输延迟时间为10 ns？欲实现模 10 的扭环形计数器，需要5级触发器。

4、RAM 根据所采用的存储单元工作原理的不同，可分为静态随机存储器和动态随机存储器；一个 12 位地址码、4 位输出的 ROM，其存储容量为4K × 4 或 16K，若需将该 ROM 容量扩展为 4K × 8，则需对其进行位扩展。

5、A/D 转换过程一般分为采样、保持、量化和编码四个阶段。若将一个最大幅值为 5.1V 的模拟信号转换为数字信号，要求模拟信号每变化 20mV 能使数字信号最低位发生变化，所用的 ADC 至少需要8位？

得分

三、选择题（共 10 小题，每小题 2 分，共 20 分）

1、十进制数 $(+10.25)_{10}$ 的二进制补码表示为(1)：

(1) $(0\ 1010.01)_2$ (2) $(0\ 1010.10)_2$

(3) $(0\ 0111.10)_2$ (4) $(0\ 0110.11)_2$

2、下列(2)说法正确？

(1) TTL 门电路输入端悬空时相当于接 ‘0’ 电平

(2) TTL OC 门输出端允许直接并联使用

(3) CMOS 三态门输出端有可能出现高电平、低电平和不定态三种状态

(4) CMOS 反相器输出端允许直接并联使用

3、下列(2)不属于组合逻辑电路。

(1) 普通编码器

(2) 译码器

(3) 加法器

(4) 寄存器

4、欲使上边沿 D 触发器按 $Q^{n+1} = \overline{Q^n}$ 工作，应使输入 D= (4) :

- (1) 0 (2) 1 (3) Q (4) $\overline{Q}$

5、在下列器件中，不属于时序逻辑电路的是： (1)

- (1) 数值比较器 (2) 移位寄存器
(3) 计数器 (4) 序列信号检测器

6、由 8 级触发器构成的二进制计数器和十进制计数器最大模值分别为 (3) :

- (1) 8, 8 (2) 256, 256 (3) 256, 100 (4) 256, 128

7、下列有关施密特触发电路说法错误的是： (3)

- (1) 该电路有滞回特性 (2) 该电路可用于脉冲整形与变换
(3) 该电路无稳态 (4) 该电路可用于脉冲波幅度鉴别

8、石英晶体多谐振荡器的输出脉冲频率取决于 (4)。

- (1) 晶体固有频率和 RC 参数大小 (2) 组成振荡器的门电路平均传输时间
(3) RC 参数大小 (4) 晶体的固有频率

9、10 位倒 T 型电阻网络 DAC 的电阻网络的电阻取值有 (2) 种：

- (1) 1 种 (2) 2 种 (3) 10 种 (4) 1024 种

10、某位长为 3 的逐次渐进式 A/D 转换器，其完成一次 A/D 转换所需的最长时间为（设时钟频率 $f_{cp} = 100\text{KHz}$ ） (3) μs ?

- (1) 80 (2) 60 (3) 50 (4) 30

得分

四、分析简答题（共 3 小题，每小题 5 分，共 15 分）

1. 将逻辑函数 Y 化为最简“与-或”式，方法不限，其中：

$$Y = AC + \overline{BC} + \overline{BD} + \overline{CD} + A(B + \overline{C}) + \overline{ABCD} + \overline{ABDE}$$

$$\text{解： } Y = AC + \overline{BC} + \overline{BD} + \overline{CD} + A(B + \overline{C}) + \overline{ABCD} + \overline{ABDE}$$

$$= A(C + B + \overline{C} + \overline{BDE}) + \overline{BC} + \overline{BD} + \overline{CD}(1 + \overline{AB})$$

$$= A + \overline{BC} + \overline{BD} + \overline{CD}$$

$$= A + \overline{BC} + \overline{BD}$$

2. 已知用 8 选 1 数据选择器 74LS151 构成的逻辑电路如图 1 所示，请列出输出 F 与输入 DCBA 之间的真值表，并简单描述电路实现的逻辑功能。




图 1


由真值表可知，这是一个“检 1”电路，即输入（DCBA）中包含奇数个‘1’时，输出为‘1’。（2 分）

解：电路的真值表如下：（3 分）


D	C	B	A	F
0	0	0	0	0
1	0	0	0	1
0	0	0	1	1
1	0	0	1	0
0	0	1	0	1
1	0	1	0	0
0	0	1	1	0
1	0	1	1	1
0	1	0	0	1
1	1	0	0	0
0	1	0	1	0
1	1	0	1	1
0	1	1	0	0
1	1	1	0	1
0	1	1	1	1
1	1	1	1	0

3. 已知上边沿 D 触发器构成如图 2(a)所示电路。试根据图 2(b)中所给出的输入波形，画出 F 的波形。

解： $D = C \oplus \overline{Q^n}$



(a)



(b)

图 2 (a) (b)

得分


五、已知 $y = x + 3$ ，其中 $2 \leq x < 12$ ，且 x 为整数。（共 15 分）
 （注： y 用 $y_3y_2y_1y_0$ 表示； x 用 $x_3x_2x_1x_0$ 表示。）

- (1) 试用与非门实现该函数，写出详细的设计过程（电路图可略）；（10 分）
 (2) 试画出用 ROM 实现该函数的与-或阵列图，其中译码电路可用框图简化。（5 分）

解：(1) 依题意可列真值表如下：（6 分）

$x_3x_2x_1x_0$	$y_3y_2y_1y_0$	$x_3x_2x_1x_0$	$y_3y_2y_1y_0$
0 0 0 0	× × × ×	1 0 0 0	1 0 1 1
0 0 0 1	× × × ×	1 0 0 1	1 1 0 0
0 0 1 0	0 1 0 1	1 0 1 0	1 1 0 1
0 0 1 1	0 1 1 0	1 0 1 1	1 1 1 0
0 1 0 0	0 1 1 1	1 1 0 0	× × × ×
0 1 0 1	1 0 0 0	1 1 0 1	× × × ×
0 1 1 0	1 0 0 1	1 1 1 0	× × × ×
0 1 1 1	1 0 1 0	1 1 1 1	× × × ×

卡诺图化简如下：



由卡诺图化简可得：（4 分）

$$y_3 = x_3 + x_2x_0 + x_2x_1 = x_3 \cdot x_2x_0 \cdot x_2x_1 ;$$


$$y_2 = x_3x_1x_0 + x_2x_0 + x_2x_1 = x_3x_1x_0 \cdot x_2x_0 \cdot x_2x_1 ;$$

$$y_1 = x_1x_0 + x_1x_0 = x_1x_0 \cdot x_1x_0 ;$$

$$y_0 = x_0 \text{。} \quad \text{电路图略。}$$

- (3) 用 ROM 实现该函数的与-或阵列图如下：（5 分）

$Q_3^n Q_2^n Q_1^n$	$Q_3^{n+1} Q_2^{n+1} Q_1^{n+1}$	Z
001	1 0 0	0
100	1 1 0	0
110	1 1 1	0
111	0 1 1	1
011	1 0 1	1
101	0 1 0	0
010	0 0 1	0
000	0 0 0	0



(3) 由以上分析可知：该电路是一个同步七进制计数器电路，电路无法自启动。(2分)

得分

七、试用 4 位同步二进制集成加法计数器 74LS161 设计如下电路 (74LS161 的引脚图和功能表如图 6 和表 1)：(共 10 分)

(1) 用置数归零法设计一个同步 73 进制的计数器，允许附加必要的门电路；(5 分)

(2) 图 7 所示是一个序列信号发生器的结构框图，要求电路输出 F 在时钟 CP 作用下能周期性地输出 “101100111011” 共 12 位二进制序列，试用 74LS161 和尽可能少的门电路设计该电路，要求写出完整的设计过程，画出电路连线图。

(5 分)




图 6 74LS161 图形符号





图 7

表 1 74LS161 功能表

CP	$\overline{R_D}$	$\overline{LD}$	EP ET	工作状态
X	0	X	X X	异步清零
	1	0	X X	同步置数
X	1	1	0 1	保持
X	1	1	X 0	保持(但C=0)
	1	1	1 1	计数




解：（1）依题意，使用芯片的置数端进行设计，所置数为 0，则在

$(72)_{10} = (01001000)_2$ 时计数。如上图所示。

（2）依题意可列真值表如下（3 分）：

Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	X
1	1	0	1	X
1	1	1	0	X
1	1	1	1	X



由卡诺图化简可得：（1 分）

$$Z = Q_1 + \overline{Q_2} \overline{Q_0}$$

电路图如下：（1 分）

